主题 1：VIVADO 开发流程和资源评估
学习目标：
1、掌握 VIVADO 开发流程
2、掌握 VIVADO 的在线调试流程
3、掌握资源评估的方法
学习内容：
1、开发流程：新建工程、添加代码、添加 IP 核、配置工程等。
2、在线调试流程：ILA 的使用方法、VIO 的使用方法
主题 2：DDR3 IP 核的使用
学习内容（目标）：
1、DDR3 IP 核的生成方法
2、EXAMPLE 工程的生成和使用方法
实 验:
生成 DDR3 的 EXAMPLE 工程并上板验证
主题 3：GTX IP 核的使用
学习内容（目标）：
1、GTX IP 核的生成方法
2、EXAMPLE 工程的生成和使用方法
实 验:
生成 GTX 的 EXAMPLE 工程并上板验证
主题 4：FPGA 高级设计技巧和心得分享
学习目标：
1、掌握速度与资源互换原则
2、掌握流水线设计
3、掌握高效的代码技术
4、掌握算法在 FPGA 上的实现
学习内容：
1、影响 FPGA 速度的因素
2、延时和带宽的异同
3、FPGA 资源的估算方法
4、速度和资源的关系
5、速度换资源的场合和一般方法
6、资源换速度的场合和一般方法
实 验：
1、实验：在 500M 的采样率下，激光测距工程会遇到什么问题？以及
如何解决？（资源换速度）
2、实现：算法的 FPGA 实现
主题 5：高级仿真技巧实战
学习目标：
1、掌握自动对比仿真的技巧
2、掌握 MODELSIM 中 DO 文件的使用
3、掌握大模块设计中的一些仿真管理技巧
学习内容：
1、系统函数的使用，以文件读取任务为主，从而快速完成大规模程
序的验证
2、自动对比仿真的技巧
3、DO 文件介绍和使用
4、大规模设计中应用的仿真管理技巧
实 验：
1、实验：仿真激光测距工程，产生 3 个测试用例；使用 DO 文件的方
式自动仿真
2、实验：演示代码迭代的仿真实验
主题 6：JESD204B 接口
学习内容（目标）：
1、JESD204B 协议解析
2、JESD204B IP 核
实 验：
1、实验：AD9144 的 JESD204B 实现
主题 7：FPGA 时序约束与分析
学习内容（目标）：
1、时序的概念和原理
2、时钟约束的步骤
3、时钟时序约束
4、输入延时 input delay 时序约束方法
5、输出延时 output delay 约束方法
6、时序例外的约束方法
实 验:
1、实验：时序约束的练习
主题 8：光纤项目
学习内容（目标）：
1、GTX IP 核的生成和使用
2、DDR3 IP 核的生成和使用
3、GXT 接口模块的设计
4、DDR3 接口模块的设计
5、大数据传输和调度的方法
6、大数据采集系统的架构设计
7、企业项目的工程讲解
实 验:
1、实验：GTX IP 核上板验证2、实验：DDR3 IP 核上板验证
主讲老师：
实战型 FPGA 技术专家：潘文明老师简介
工作经历：
2007.7~2010.10：中国电子科技集团有限公司第七研究所技
术开发部 ，研发工程师
2010.11~2013.5：华为公司，研发工程师
2013.6~2015.4： 中国科学院先进技术研究所，研发主管
2015.5~现在： 英特尔（中国），微电子事业部技术总监
在工作之余，主编出版了：《FPGA设计——基于至简设计法》
一书，并已经在业界推广应用。
现在主要主持电子与通信领域的FPGA技术工作。
工作内容：主要从事微电子与FPGA领域的技术应用及推广工作。
以及内地集成电路企业的一线从业者。同时做过各种层次的FPGA
技术培训和应用专题教学班，讲授FPGA至简设计理论与方法，有
效地降低了从业者的FPGA开发难度，提升了集成电路的设计效率。
本人于暨南大学电子工程系的一些产学研合作基础和成果：
基于“暨南大学-可编程芯片联合开发实验室”的平台支持，近
年来本人与暨大电子工程系的科研团队合作，参与了由暨大团队主
持的广东省教育部产学研项目、广东省科技计划项目等课题的研发
工作，共同申请并获授权发明专利 1 件。
此外，本人作为主编出版
了《FPGA 设计——基于至简设计法》一书，并已经在业界推广应
用；同时，以第一作者和共同作者发表了 CSCD 核心库期刊论文 4
篇
了解更多请联系易老师：13112063618
明德扬科技教育